# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# PATENT ABSTRACTS OF JAPAN

c.....

(11)Publication number;

11-297841

(43)Date of publication of application: 29.10,1999

(51)IntCI.

HO1L 21/82 HO1L 27/04 HO1L 21/822

(21)Application number: 10-102630

(71)Applicant: IWATE TOSHIBA ELECTRONICS KK

TOSHIBA CORP

(22)Date of filing:

14,04,1998

(72)Inventor: IGARASHI YASUHIRO


**SASAKI HIROSHI** 

## (54) SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS MANUFACTURE

#### (57)Abstract:

PROBLEM TO BE SOLVED: To facilitate control of a covering ratio of a semiconductor integrated circuit using a CAD tool, and to realize the covering ratio in which the yield becomes optimum by providing an integrated circuit pattern and a dummy pattern having a lattice form which is formed in a region where a wiring density of the integrated circuit patter is low.

SOLUTION: A lattice form dummy pattern 11 in a semiconductor integrated circuit comprises dummy wiring patterns 12 and 13 having mutually crossing stripe shapes and empty parts 14. When line widths of the dummy wiring patterns 12 and 13 shown by an L type oblique line part 16 are varied, while maintaining a part area enclosed by a frame 15 constant, an area ratio in which an area of a basic dummy pattern 15 is occupied by a part of the dummy wiring patterns 12 and 13 can be set at a required value. Therefore an area ratio in which whole area of the lattice form dummy patterns 11 is occupied by the area of the dummy wiring patterns 12 and 13 can be set at a required value,



#### LEGAL STATUS

[Date of request for examination]

26.06.2001

[Date of sending the examiner's decision of rejection]:

04.11,2003

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

(Date of registration)

(Number of appeal against examiner's decision of rejection)

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(18)日本国特許庁 (JP)

# (10 公開特許公報(A)

#### (11)特許出職公園會等

## 特開平11-297841

(45)公徽自 平成11年(月59)10月29日

(SI) Prati		<b>69624</b>	PI		•
HOIL	21/82		HOIL	21/82	₩
	27/04				L
	21/822	•		27/06	A

#### 留意館館 京館球 留意項の取る OL (全 7 頁)


CI)出版時号	<b>特徽平10~102630</b>	(71) 出國人	000(58150
			岩学車でエレクトロニクスを式会社
(22)出版日	平成10年(1998) 4 月14日		增于风北上市走工全面地6番6号
	;	(71)组成人	000003078
			秦或会社夏芝
			神奈川県川崎竹寺区近川町72番地
		(72)元明智	五十萬 智弘
			岩子点北上市北工美国地 6 哥 6 号 新于京
			芝エレクトロニクス発式会社内
		の対象の	包々木 博
		,	岩平原北上市走工金田地名第6号 岩子定
		[	芝エレクトロニクス株式会社内
		(74)代理人	乔理士 太阳 <u>角</u> 夫 (5-1-5)
		I	

#### (54) 【発明の名称】 中高体単値回路およびその製造方法

# (57)【要約】

【詳細】 独世本の制御、常位固定が容易なダミーバタ ーンを用いた半導体集積回面およびその製造方法を提供 するとと。

【解決手段】 半帯中益板上に形成された差積回路パタ ーン21、22と、この早様回路パターンの配積面度の 低い価域に形成された格子形状のダミーパターン11と を購えたことを特徴とする格子形状のダミーパターンを 配置した半線体単額回路。



**毎周平11-297841** 

(2)

#### 【特別議众の高用】

【助水項』】 半準体基板上に影成された無領国路バターンと、この無限国路バターンの配簿密度の低い機関に 形成された格子形状のダミーバターンとを借えたことを 特徴とする半導体集積回路。

【砂水項2 】 電源配線および信号配給が多期単立に配 機された集積回路パターンと、この無便回路パターンの 配線改度の低い循域に影成された格子形状のダミーパタ ーンと、このダミーパターンの一部を耐配電域配限に接 独する手段とを備えたことを特敵とする半海体単便回 路。

【酸水項3】 肺水項1または2において、可配格子形状のダミーパターンは、耐配無機回路パターンとの交差部分では相互に接触しないように切断分離されていることを特徴とする半端体無機回路。

【部求項4】 半線体基板上に無機関路パターンも形成するとともに、開記集機関路パターンの配便密度の低い級値だダミーパターンを形成する単導体無機関路の製造方法において、開記ダミーパターンとして福子形状のダミーパターンを開いるとともに、この格子形状のダミーパターンを機成する基本ダミーパターンの面積を一定に維持したまま、格子展展を増減するととにより、所記等機関路パターンの破資率の関整を行うことを特徴とする中級体事積固路の製造方法。

【首求項5】 確求項4において、前記半導体替転の面積をA、ダミーパターン形成領域の面積をB、順記半導体替転に対する目標被変率をaが、削記半導体控制に対するダミーパターン形成前の被確率をbが、前記替本ダミーパターンの真面積をSuとするとき、関係式

(a-b) A/B=Su/S

を過れすように、 p配格子形状のグミーパターンの複雑 を決定することを特徴とする半導体類傾回路の模定方 注

#### 【発明の評細な説明】

[0001]

【恋野の届する夜陽分野】本発明は、半5体受積回路に 関し、特に、マイクロコンピューケや各種のロジック回 話を含む、所募ASIC果慎回路に関する。

[0002]

【证券の校店】半準体準信回語、特にASICと呼ばれる単信回話は、企業分野に広く応用され、その無信应は若しい速度で高められている。このような声い単原度の学等体集積回路の製造においては、半等体重板の仮面に多層に形成される配機圏や回路パターンの租密が半端体製造プロセスに影響を及ぼすことが知られている。ずなわち、多周推造の半導体単慎回路における各種のパターンによる単端体景面の破長率が半端体景積回路表面の位置により変化することにより、半導体製造プロセスに影響を及ぼし、回路パターンの寸法性度が場所により異な

り、その結果が留まりが低下するという問題があった。 【0003】図4はこの回路パターンによる事態体表面 の練電率と製造が固まりとの関係を示すグラフである。 図の機能又は練電車、縦軸平は多盤りを示す。このグラ つから明らかなように、半導体集積回路の製造が留まり は連續Pで示されるように検照率により変化し、所定の 被標準の場合にか留まりが最大、すなわち、図の水平線 〇で示される記録が確まりになる。したがって、半導体 無続回路の製造におけるが留まりは、プロセスや検疑に よって歩留まりが最適となる被液率が存在することが分 かる。

【0004】このため、征来のこの他の半導体単原回路においては、配線層の密度の低い半導体表面部分化、本 全の配線パターンとは肌にダミーパターンを形成し、配 線層の相密を緩和することによりプロセスの変定化を図 り、これによって多盤まりを向上させていた。このよう なダミーパターンの形態としては、配機圏の存在しない 半導体表面領域全体を置う広い面積の矩形パターンや、 通常の配線パターンと回標な相互に独立したあるいは相 20 互に連結されたストライブ状のパターンが用いられてい た。図5(A)(B)は箱互に連絡されたストライブ状 のダミーパターンの例を示す平面図である。

[0005]

【発明が解決しようとする課題】上述した寝室のダミーバターンを用いた遠望率の関節手法は試行情報的なものであり、目標とする被選率になるようにダミーバターンを生成するとか回難であった。すなわち、寝奈のダミーバターンを用いて集積回路の配復高度の低い部分に発生させても、この発生させたダミーバターンによる彼理 中を所強の値と創御する手法が確立されておらず、試行精製的に制御する以外に方法がなかった。

【0006】また、ダミーバターンを設ける場合、ダミーバターン歴と無領回路を構成する配準期間に生じるカップリング容異は、集積回路の特性に更影響を生ずる恐れがある。これを回避するには、ダミーバターンを接領回路内の低レベルの電源電位に固定すれば良いが、配置されたダミーバターン全でを固定することは困酷である。すなわち、ダミーバターン歴は多階配線の同じレベルの層に存在する集積回路の配接屋に交互する場合には、配理層に対して接触しないようにその部分で切断しなければならない。したがって分断された全てのダミー

は、保護機に対して禁禁しないようにその部分です取しなければならない。したがって分割された全てのダミーパターンの中には近くに暴情回話の電量液が存在しないこともあり、この場合は単位の固定ができない。単位を固定できないダミーパターンは無視回路への影響を避けるために解除する必要があるが、これによって目径とする接近率になるようにダミーパターンを発生させるのは困難となる。

ンによる手導体表面の被反率が半線体集構回路表面の位置により変化するととにより、半線体制造プロセスに影響である。 横を及ばし、回路パターンの寸掛性度が場所により異なが、中華は、主として熱神者の手作為に依存しており、CA

関手11-297841

(3)

D技術を用いて生成することは、アルゴリズム的に困難 であった。

【0008】さらに、広い面積のダミーパターンにより 辛延修表面領域全体を超り場合、使用中に温度変化等に より、クラックが生じるおそれがある。

【りり08】したがって本島明は、上述したような従来 のダミーバターンによる間延点を除去し、独寝中の料・ 御、電位間定が容易で、クラックが生ずる恐れのないダ ミーパターンを用いた半巻件無償回路およびその制造方 法を提供するととを目的とする。

(0010)

【原理を解決するための手段】本教明の手導体集管国部 は、半導体基板上に形成された実積回路パターンと、こ の単類回路パターンの配象密度の低い領域に形成された 枯子形状のダミーパターンとを備えたことを特徴とする **60℃ሕ**る。

【0011】また、玄桑明の半線体集積回路は、電源配 抵および食号配数が多層構造に配組された多種経路パタ ーンと、この単層回路パターンの配開信度の低い無機に 形成された松子形状のダミーパケーンと、このダミーパ 20 ターンの一部を前記電源配理に接続する手段とを構えた ことを行数とするものである。

【0012】さらに貧配本発明の半導体製積回路におい ては、前記格子形状のダミーパターンは、前記単領国路 バターンとの交響部分では相互に接触しないように切断 分節されているととを特徴とするものである。

【0013】本発明の半導体無積回路の製造方法は、半 越体甚複上に最頂回路パターンを形成するとともに、胸 記集機四部パターンの配用密度の低い領域にダミーパタ ーンを影点する半海体無機回路の製造方法において、剪・宛 紀ダミーバターンとして括子形状のダミーバターンを用 いるとともに、との格子形状のグミーパターンを構成す る幕本ダミーパターンの面倒を一定に始持したまま、格 子衆帽を地気することにより、胸記暴情回路パターンの 被原率の興盛を行うことを符載とするものである。

【0014】院記本党明の半導体集機回路の製造方法 は、所配半導は普複の面積をA、ダミーパターン形成領 城の面積をB.阿記半部体禁板に対する目標被置率を8 %、 解配半導体基板に対するダミーパターン形成期の鍵 坂本をり%、前記基本ダミーバターンの団積をS.前記 45 級バターン12.13の職権は第一であり、空日邸14 盖本ダミーパターンの交面値をSuとするとき、関係式 (a-b) A/B=Su/S

を異たすように、育思格子形状のダミーパターンの復編ま

Su=X2 -Y2 と表される。そして、基本ダミーバターン15内におけ※ ※る被選率でとすると、

と表される。

【9920】今、仮に、X=100とすると、Y=10 でには99%、Y=90でには0、2%となる。したが って、空白館14の一辺の長さYを変化することによ

\*を決定することを特徴とするものである。

100151

【母明の実験の形態】以下本段明の実施の影響を図面を 用いて辞細に旋明する。

【0018】図1は本発明に使用される格子状ダミーバ "ターンを示す平面図である。この格子校ダミーバターン 11は経方向および黄方向に平行に配列され、かつ、相 互に交差する複数字のストライブ状のダミー配像パター ン12、13と、これらのダミー配換パターン12、1 10 3により間よれる複数側の空白部14により構成されて いる。この格子形状のダミーパターン11は、また、図 1の太翼の作15で図まれた部分のバターン(以下基本 ダミーパターン15と呼ぶ。)を単位として、このパタ ーン 15 を剪録を古に連続的に瞬間することにより様成 されている。 すなわち、 甜本ダミーパターン 15は、 ダ ミー配鎖パターン12、13の一部である上学型の課題 部18と空白部14とから様式されている。

【0017】 ととろで、 事本ダミーパターン 15はその 面積、すなわち、仲15で囲まれた部分の面積を一定に したまま、し字型の詩機郎18で示されるダミー配線バ ターン12、13の根幅を変化することにより、基本ダ ミーパターン】5の回請(以下基本ダミーパターンの占 有面積という。)に対するダミー配用バターン12、1 3部分が占有する面積(以下基本ダミーパターンの実面 箱という。) の比率を所望の値にすることができる。こ の結果、基本ダミーパターン 15の場合である格子伏ダ ミーパターン11会体についても、裕子状ダミーパター ン11全体が占める面積(以下ダミーバターンの占有面 猫という。)に対するダミー配道パターン12.13が 占有する面積(以下ダミーパターンの裏面積という。) の比率、すなわち、破理率を所望の値にすることができ 6.

【0018】次にこのように相子形状のダミーパターン 11を用いて半端体集積回路の被理率を制御する方法に ついて具体的に質明する。

【9918】頤2は私子状ダミーパターン11の鏡弦拳 位である基本ダミーパターン)5を示す因である。同図 においては、計算を容易にするため、弦本ダミーパター ン15は一辺の長さをXとする正方形であり、ダミー配 6一辺の長さモYとする正方形とする。ここで基本ダミ ーパターンの実面論をSa.基本ダミーバターンの占有 面標をSとすると

(1)

c=\$u/S=(X2 -Y2)/X2 (2)

り、基本ダミーパターン15内における被配率での値を

0. 2%から99%まで制御することができる。ところ で、暦2から明らかなように、ダミー配径パターン】

50 2、13の破損はX-Yで与えられるため、Yを変化す

http://www6.ipdljp\_.go.jp/tjcontentbs.ipdl?N0000=20&N0400=image/gif&N0401=/NS...

(4)

10

特関平11-297841

ることは、Xを一定と仮定すると、ダミー配復パターン 12、13の改幅はX-Yを変化するととと等値であ ð.

【0021】次化、半導体単積回路の製造プロセスにお いて、被技革の関係のためにダミーバターンを形成する 胡连は、対象とする半導体製鋼回路の確範、回路バター ンにより異なり、同一の半導体無病回路においても、互 いに開催された異なる影状および面積を有する複数の値 域に形成することもある。とのため最確率の制御に関し ては、先ず、ダミーパケーンを形成する儲すの価域の面 行を求める必要がある。一般に、任意の形状もよび面積 を有する領域の面積を求めるためには、その領域に針 し、十分に小さな面積の単位面積パターンをその間域に **敷き詰め、敷き詰められた単位面積パターンの偏数に単** 位面積パターンの面積を乗ずることにより求めることが できる。これは積分の鍼虫の応用である。したがって、 ダミーパターンの形成可能領域の面積を求めるために は、この領域内に配益可能な形状および面積の格子状を ミーバターン11を決定し、その中に含まれる電本ダミ ーパターン15の個数を計劃し、これに基本ダミーパタ 20 なわち、次式を満足するように基本ダミーパターン15 ーンの占有面膜Sを急ずればよい。 そして格子状ダミー パターン11を様似する蓄本ダミーパターン15の被選本

(a-b) A/B=Su/S

[0023]

この式から基本ダミーパターン15の英面積5点は

Su = S(a - b) A/B(4)

次に、基本ダミーパターン 15内の空日部 14の面積 7 米引いた値であるため、

2 は苔本ダミーバターン15の面積5から集面積5ヵを来 Yz = S(1 - (a - b) A/B)

となる。国連のように、基本ダミーパターン16内のダ 大るため、(5)を用いて

ミー配銀パターン12、13の組織はメーYで与えられ会の

X-Y=X21/2-Y21/2

=S1/2 -S1/2 (1 - (a - b) A/B) 1/2 (8)

【0024】苗本ダミーバターン15モ─辺の長さXが☆  $X-Y=300 \mu m-300 \mu m \{1-(a-b) A/B\} 1/2 (7)$ 

☆ 3 0 0 μ m の正方形とすると、面積 S は 9 0 0 0 0 μ m 2 となり、(B) 式は

となる。同式中のa、b、A、BはCADツールにより 容易に御定できるので、目標とする註彙率×%を持るた めの名子状ダミーパターン11の配線パターン12、1 3の扇幅X-Yを容易に求めることができる。

となる。

【0025】本ி明の文格例では、このダミー配復パタ ーン 1 2 、 1 3 の鍵艦(X – Y)は 1 . 1 4 μm から 5 3. 2 μ 並の間で、目標とする被理率 a %と現在の被理: 単1%との単に応じて決定した。また、ダミーパターン 形式機械は、第2層AI配強限における、配積密度の低 い資域で、電源グランド配列パターンを除く重機回路を 構成する配理バターンの傾動から3.8μm、馬所的に は1.84mの陶陶をおいて格子伏ダミーパターン11 を配置することが可能な異域とした。このため、電源ケ

ランド配復パターンを除く単揖回路パターンの確認を

し、紅大された部分はダミーパターン形成業止損域とし た。また、毎頃回路内のRAM等特定の回路部分につい てもダミーバターン形成禁止領域とし、これらの禁止領 域以外の領域の面積をダミーパターン形成領域の面積B 46 ELIC

【0028】さらに、これらのダミーパターン形成領域 に形成した格子状グミーバターン11が集積回路の電源 グランド配銭パターンに接触しているか、この近傍に延 長されており、コンタクトが取れる場合を除る、その頃 概の哲子状ダミーパターン 1 1 は配去した。

【0027】図3は本発明の格子伏ダミーバターンを実 限の最積回路に適用した実鉱形態を示す平面図である。 図3の集積回路はマイクロコンピュータ経路の一部であ り、何方向に延長される多数の配根なりは第1層のAI 3.8mm幅で、また、周所的には1.9mm幅で拡大 50 配簿である。また、最方向に延長される配復22以前2

\*本を、ダミーパターンの形成領域において実現すべき目 福佐医率となるように、基本ダミーパターン15内の空 白部14の一辺の長さ丫を選定する。

【0022】次に、一例として、A1の2厘配線を用い た例えばマイクロコンピュータ集積回路において、第2 個A)配線周の鉄位率を所定の値に実現する設計プロセ スを具体的に説明する。先ず、前提条件として、

竹2 南ム 1 記さ像の月枠とする砂理器 a % **52階AⅠ記録階の現在の接収字** b % チップの面積 Α

ダミーバターン形成領域の面積 В 基本ダミーパターンの面接 S

とする。チップの面積Aに対して、目信とする触頭率a %から現在の被覆率 D % モ引いた(a - b)%がダミー バターンにより健充すべき独理率であるが、これをチッ プの直積に鉄算すると(a‐b)Aとなる。この範疇 (a-b)Aとダミーパターン形成循端の面積Bとの比 車が登せダミーパターンし5の英面頂Suと基本ダミー パターンの占有面積Sとの比率が等しくなるように、ず

(3)

(5)

(5)

頭のAI配線である。この第2度A1配線22と同じレベルの配限層には、格子状のダミーバターン11が配復されている。との実施形態においては、格子状のダミーバターン11を構成する報方向の配理バターン12は、集議国際を構成する第2階A1配線22と交響する部分23においては、相互に接触しないように切断除去されている。

【0028】 指子状のダミーパターン 1 1 を極成する機 方向の配板パターン 1 3 は、この配理パターン 1 3 と異なる事 1 趣に配録された確理グランド A 1 配模 2 4 にス 10 ルーホールコンタクト 2 5 により接続されている。

【0029】哲子状ダミーバターンの一部を、集例回路 内で使用している電源記録の最も低い電位を有するグランド配線に接続すると、哲子状ダミーバターンの無種回 語素子や配線に対するカップリングの影響を接少する効 是がある。また、これにより電源機を使れる電流も、格 子状ダミーバターンに流れ、キルセホッフの第一法則に より、より小さな電波に分散されて放散する。電影接等 からの延野ノイズは電流に依存するため、電波変調を起 こす運転が広くても、電流の変動値が小さい方がノイズ320

\*対策上有利となるため、指子形状ダミーパターンは幅射 ノイズ対策上でも有効な手段となる。

【0030】また、科学状ダミーパターンは一種分布可能で、しかも、パターンの適格率がよいため、敦勢の観点においてもすぐれている。

【9931】本発明による格子伙のダミーバターンを用いた単等体無優国的のは短取継数は、CADソールを利用して特度良くIfうことができる。本語明者は、2億人 1配限機造の2種類のマイクロコンピェータチップについて自梱破距率を被す変化させて格子状のダミーバターンを形成処理し、処理後に連攻された被理事を制定した結果、下来のようになった。なお、2種類のうちのチップ 1は、チップサイズが33468μm×36921μル、トランジスタ数が857K個であり、ダミーバターン処理側の第2億人1配域の被程率は26、037%、チップ2は、チップサイズが50722μm×49020μm、トランジスタ数が1100K個、ダミーバターン処理側の類2億人1配域の被程率は35、188%である。

### [0032]

日俸姓匹本(光)	<b>建</b>	L被覆率
	チップ1(%)	チップ2 (%)
27.000	27. 241	(形成必要なし)
28.000	28.067	(形成必要なし)
30. 000	30.093	(影成必要なし)
35.000	34.631	(形成必要なし)
36.000	35. 590	38.004
37.000	36.576	38.760
40.000	39. 370	40.890
43.000	42. 261	43.481
46.000	45. 209	45. 938
47.000	46.179	48.740
50.000	49, 105	(形成不能)
55.000	54. 218	(形成不能)
58.000	57. 953	(形成不能)

この表から、本時間による半導体生績回路の被覆率の制 (株は係めて高い程度を育することが明らかである。

【0033】なお、本発明は上記の実舗形態に展定されるものでないととはいうまでもない。例えば、上述した 質知形態においては、2階配機構造の無奈電証の第2層 40 記録レベルにダミーパターンを影成したが、1層構造の 実施図話あるいは3度以上の無務回路に適用できること はいうまでもない。


【0034】また、上述した基本ダミーパターンは上本型の配理パターン16と正方彰の空白部14からなり、全体として正方形のパターンとして説明したが、このようなパターンに限定される必要はなく、空白部とその周間に配配された配線部分とを増え、間接左右への違り返し配列により括子状のダミーパケーンを構成できれば、その形状は関わない。

[0035]

【会明の効果)以上傾明したように、本発明によればケミーパターンの形状を格子形状にするととにより、CA カツールを用いた半細体無償回認の検査率の制御が容易 となり、歩回まりが最適となる被覆率を容易に実験する ことができる

【0036】また格子状のダミーパターンは連絡性が良いため、ダミーパターン全体を電源機の低電位に固定することができるため、卓場体準滑回路とのカップリングの影響を防止でき、卓線体ラップとして良い特性が得ちれる。また、電波グラウンドのメッシュ化により、輻射ノイズを低減し、さらに防蚊針も促進できる。

【0037】また、格子状のパターンはクラックにも独 く、また、任意の2点間の連絡本が高く、特定の信号級 80 としての開発の可能性もひめている。



(7)

